基于异或门自选通的低功耗时钟树综合方案

作     者：黄雪晴 于忠臣 HUANG Xue-qing;YU Zhong-chen

作者机构：北京工业大学北京市嵌入式系统重点实验室北京100124 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2014年第23卷第8期

页      码：12-15页

摘      要：本文介绍一种降低时钟网络功耗的方法。该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗。将该方法应用于一款基于SMIC0.18μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计。仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7%。

主 题 词：集成电路 异或门自选通 时钟树综合 低功耗 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2014.08.003

馆 藏 号：203121227...