用于高能物理实验电子读出芯片的低噪声锁相环芯片设计

作     者：石群祺 郭迪 赵聪 陈强军 李君丞 易利文 严世伟 SHI Qunqi;GUO Di;ZHAO Cong;CHEN Qiangjun;LI Juncheng;YI Liwen;YAN Shiwei

作者机构：华中师范大学物理科学与技术学院PLAC硅像素实验室武汉430079 

基　　金：国家重点研发计划项目(2020YFE0202002) 

出 版 物：《半导体光电》 (Semiconductor Optoelectronics)

年 卷 期：2023年第44卷第2期

页      码：187-192页

摘      要：基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。

主 题 词：探测器 锁相环 相位噪声 低噪声低功耗 均方根抖动 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16818/j.issn1001-5868.2022112402

馆 藏 号：203121305...