基于SS-LMS算法的自适应DFE均衡电路

作     者：李晓东 沈剑良 李沛杰 张传波 LI Xiaodong;SHEN Jianliang;LI Peijie;ZHANG Chuanbo

作者机构：信息工程大学河南郑州450001 

基　　金：国家科技重大专项资助项目(2016ZX01012101) 

出 版 物：《信息工程大学学报》 (Journal of Information Engineering University)

年 卷 期：2023年第24卷第3期

页      码：303-309页

摘      要：针对信道传输对高速串行数据带来的码间串扰问题,提出一种基于符号最小均方根(SS-LMS)算法的半速率判决反馈均衡器(DFE)结构。基于Slicer和积分器电路的结构优化,实现面积和功耗的优化。采用28 nm CMOS工艺实现了连续时间线性均衡器(CTLE)和8抽头DFE组合结构的SerDes电路。测试结果表明,所设计的均衡电路能够将通过38 inch背板传输的16 Gbps信号的眼图水平张开度达到0.56 UI,最大功耗12.25 mW/Gbps。

主 题 词：判决反馈均衡器 符号最小均方根 码间干扰 高速串行收发器 自适应均衡 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1671-0673.2023.03.008

馆 藏 号：203122386...