面向逻辑设计的SDRAM控制器性能度量模型

作     者：潘光荣 王沁 齐悦 余美强 PAN Guang-rong;WANG Qin;QI Yue;YU Mei-qiang

作者机构：北京科技大学信息工程学院北京100083 

基　　金：北京市科学技术委员会资助项目(D0306008041021) 

出 版 物：《计算机应用研究》 (Application Research of Computers)

年 卷 期：2009年第26卷第9期

页      码：3432-3435页

摘      要：以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制器IP核,以及评估SoC系统中一些其他IP核的性能。依据模型给出的量化分析信息,对优化设计具有启发性。

主 题 词：SDRAM控制器 性能度量 逻辑设计 片上系统 IP核 AMBA总线 

学科分类：12[管理学] 1201[管理学-管理科学与工程类] 08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1001-3695.2009.09.065

馆 藏 号：203122522...