RS码译码器的VLSI设计

作     者：方立 吕昕 邓次平 

作者机构：北京理工大学电子工程系北京100081 

出 版 物：《兵工学报》 (Acta Armamentarii)

年 卷 期：2002年第23卷第3期

页      码：422-425页

摘      要：本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

主 题 词：RS码译码器 VLSI设计 极高速集成电路硬件描述语言 现场可编程逻辑阵列 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

核心收录：

D　O　I：10.3321/j.issn:1000-1093.2002.03.036

馆 藏 号：203122833...