基于HLS和PYNQ图像缩放的硬件加速器设计

作     者：赵思捷 高尚尚 王如刚 王媛媛 周锋 郭乃宏 ZHAO Sijie;GAO Shangshang;WANG Rugang;WANG Yuanyuan;ZHOU Feng;GUO Naihong

作者机构：盐城工学院信息工程学院江苏盐城224051 盐城雄鹰精密机械有限公司江苏盐城224006 

基　　金：国家自然科学基金项目资助(61673108) 江苏省研究生实践创新计划项目资助(SJCX21_1517) 江苏省高等学校自然科学研究重大项目资助(19KJA110002) 

出 版 物：《盐城工学院学报（自然科学版）》 (Journal of Yancheng Institute of Technology:Natural Science Edition)

年 卷 期：2023年第36卷第2期

页      码：55-60页

摘      要：针对CPU进行图像处理已经无法满足系统实时性需求这一情况,提出了一种基于HLS和PYNQ的图像处理硬件加速器设计。该设计利用了FPGA具有数据并行处理的优势,克服了FPGA不易开发、移植性较差的缺陷。首先选择图像缩放处理算法作为实验的测试对象;然后在ZYNQ平台上根据软硬件协同的特点分配不同的系统任务,通过HLS开发工具使用C++实现和优化图像处理算法,并转化成RTL文件,再打包成IP核输出;在Vivado2018.3上搭建硬件实验平台,通过JupyterLab对实验进行验证和分析。结果表明,缩放算法的处理速度由CPU端的1110ms缩减为FPGA端的213ms,执行速度提升了5倍。

主 题 词：FPGA 缩放算法 HLS PYNQ Jupyter Lab 

学科分类：12[管理学] 1201[管理学-管理科学与工程类] 081104[081104] 08[工学] 0835[0835] 0811[工学-水利类] 0812[工学-测绘类] 

D　O　I：10.16018/j.cnki.cn32-1650/n.202302010

馆 藏 号：203123090...