异构多核DSP芯片的可测性设计

作     者：孙大成 SUN Da-cheng

作者机构：中国电子科技集团公司第38研究所 安徽芯纪元科技有限公司 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2023年第32卷第8期

页      码：76-80页

摘      要：本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。

主 题 词：可测性设计 存储器内建自测试 测试压缩 全速测试 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2023.08.016

馆 藏 号：203123302...