基于bit-map算法的DMA数据流仲裁器设计

作     者：朱亚琦 侯晓娟 Zhu Yaqi;Hou Xiaojuan

作者机构：中北大学仪器科学与动态测试教育部重点实验室太原030051 

基　　金：山西省应用基础研究计划资助项目(20210302123059) 山西省高等学校科技创新项目资助(2020L0326) 

出 版 物：《单片机与嵌入式系统应用》 (Microcontrollers & Embedded Systems)

年 卷 期：2023年第23卷第9期

页      码：74-77,82页

摘      要：针对集成电路产业快速发展所需要的复杂通信要求,设计了一种基于bit-map算法的DMA数据流仲裁器。DMA数据流仲裁器由通道优先级bit-map映射模块、通道请求生成模块、通道请求仲裁模块、通道授权标志生成模块和外设请求应答模块组成。在完成逻辑设计后,通过UVM验证方法学对电路的各个功能进行验证。验证结果表明,本设计仅使用一个32位bit-map映射寄存器将8条通道的32种优先级配置映射到对应有效位,便可实现对8条通道DMA请求的仲裁,无需配置优先级比较电路,不会因逐级比较产生优先级配置相互干扰的问题,且在后期生成实际电路的过程中可以减小电路面积、降低电路功耗。

主 题 词：bit-map DMA 数据流仲裁器 UVM 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203123729...