Cadence先进封装EDA工具高效赋能CoWoS-S硅中介层设计和签核

作     者：谷雨 徐兴隆 陈恺立 刘华宝 孙晨 王海三 祁芮 徐国治 Ed GU;Jerry XU;Cary CHEN;Louis LIU;SUN Chen;WANG Hai-san;QI Rui;XU Guo-zhi

作者机构：沐曦集成电路(上海)有限公司 上海楷登电子科技有限公司 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2023年第32卷第10期

页      码：76-82页

摘      要：随着摩尔定律的放缓,通过制程微缩来提高芯片性能越来越难,基于芯粒集成的先进封装方案的重要性随之日益显现。尤其是在一些高算力芯片产品的设计上,采用芯粒集成已逐渐成为设计者们一个绕不开的性能提高手段。在2.5D先进封装方案中,CoWoS-S(chip on wafer on substrate)封装因其高带宽、低延迟及丰富的成功量产案例而被广泛应用于片上系统芯片(SoC-system on chip)与高带宽内存(HBM-high bandwidth memory)的互连。然而,在CoWoS-S技术的硅中介层设计过程中,设计人员将面临严苛的信号完整性与电源完整性的综合挑战。为了解决这些挑战,Cadence作为EDA领域的创新者和领导者,开发了完整的EDA解决方案,以协助设计人员完成硅中介层的设计及签核任务。本文将介绍如何利用Cadence EDA解决方案来高效率地实现CoWoS-S硅中介层的设计与签核,内容聚焦于大电流区域的电源完整性设计以及HBM互连区域的信号完整性设计。

主 题 词：CoWoS-S 硅中介层 深沟电容 HBM Integrity 3D-IC平台 XcitePI Extraction Clarity Optimality Explorer 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2023.10.014

馆 藏 号：203124053...