一种面向多核独享L2 Cache的缓存一致性设计实现

作     者：马良骥 杨靓 肖建青 娄冕 赵翠华 MA Liangji;YANG Liang;XIAO Jianqing;LOU Mian;ZHAO Cuihua

作者机构：西安微电子技术研究所陕西西安710054 

基　　金：总装某型谱项目(1905WJ0027_2) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2023年第40卷第10期

页      码：102-109页

摘      要：近年来,独享L2 Cache是实现高性能多核处理器的主流架构,但是该架构在维护Cache一致性上需要多次访存,增加了系统开销.为此,本文基于PowerPC指令架构实现了一种基于私有Cache状态机与片上总线监测机制相融合的多核缓存一致性设计,使处理器之间可以直接通过干涉接口交互数据.采用硬件描述语言Verilog HDL设计并实现了该多核缓存结构,仿真结果表明,在实现缓存一致性时,这种具有干涉路径的结构相比于传统访存方法最大能够节省87.06%的时间开销,有效地提升了多核处理器性能.最后经过实物芯片在板级上的测试,与仿真结果保持一致.

主 题 词：多核一致性 独享L2 Cache PLB总线 干涉接口 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/J.ISSN1000-7180.2022.0644

馆 藏 号：203124182...