看过本文的还看了

相关文献

该作者的其他文献

文献详情 >面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法 收藏
面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法

面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法

作     者:郭仲杰 许睿明 程新齐 余宁梅 苏昌勖 李晨 GUO Zhong-jie;XU Rui-ming;CHEN Xin-qi;YU Ning-mei;SU Chang-xu;LI Chen

作者机构:西安理工大学自动化与信息工程学院陕西西安710048 

基  金:国家自然科学基金(No.62171367) 陕西省重点研发计划(No.2021GY-060) 陕西省创新能力支撑计划(No.2022TD-39) 

出 版 物:《电子学报》 (Acta Electronica Sinica)

年 卷 期:2023年第51卷第8期

页      码:2067-2075页

摘      要:针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题,提出了一种基于误差同步存储技术的误差校正方法,消除了采样电路非理想因素对ADC性能的影响.本文基于55 nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压为3.3 V,数字电压为1.2 V,时钟频率为250 MHz,输入信号为1.472 V的设计条件下,本文设计实现的13 bit ADC转换时间为512 ns,DNL(Differential NonLinearity)为+0.8/-0.8LSB,INL(Integral NonLinearity)为+2.1/-3.5LSB.信噪失真比(Signal to Noise and Distortion Ratio,SNDR)达到70 dB,有效位数为11.33 bit,列级功耗为47μW.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,使ADC转换速率提高了74.4%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

主 题 词:CMOS图像传感器 列并行ADC 单斜式ADC 两步式 全并行 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录:

D O I:10.12263/DZXB.20220022

馆 藏 号:203124195...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分