基于集成计数器的N进制计数器设计与仿真

作     者：赵家松 周兵 严伟榆 

作者机构：云南农业大学基础与信息工程学院云南昆明650201 

基　　金：云南省教育厅科学研究基金项目(09C0284) 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2012年第20卷第4期

页      码：27-30页

摘      要：计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行,运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。

主 题 词：电路设计 仿真 计数器 归零法 Multisim10 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 080203[080203] 0802[工学-机械学] 

D　O　I：10.3969/j.issn.1674-6236.2012.04.010

馆 藏 号：203124799...