看过本文的还看了

相关文献

该作者的其他文献

文献详情 >高速时钟电路的信号完整性设计 收藏
高速时钟电路的信号完整性设计

高速时钟电路的信号完整性设计

作     者:吕霆 祝亮 

作者机构:中国电子科技集团公司第54研究所河北石家庄050081 

出 版 物:《电子工艺技术》 (Electronics Process Technology)

年 卷 期:2004年第25卷第1期

页      码:39-41页

摘      要:电子技术的发展日新月异,高速数字电路(即高时钟频率及快速边沿)的设计成为主流,给PCB设计带来许多问题和挑战。阐述了高速时钟电路设计过程中遇到的信号完整性问题,同时也给出了这些问题的解决方法。

主 题 词:高速设计 信号完整性 解决方法 高速数字电路 高速时钟电路 

学科分类:080902[080902] 0809[工学-计算机类] 08[工学] 

D O I:10.3969/j.issn.1001-3474.2004.01.012

馆 藏 号:203124896...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分