高速电路中导通孔连接盘对阻抗影响探讨

作     者：张丽丽 曾玮 宋强 李加余 ZHANG Lili;ZENG Wei;SONG Qiang;LI Jiayu

作者机构：胜宏科技(惠州)股份有限公司广东惠州516211 

出 版 物：《印制电路信息》 (Printed Circuit Information)

年 卷 期：2023年第31卷第12期

页      码：66-68页

摘      要：0引言某客户一款14层多层印制电路板(printed circuit board,PCB),导线阻抗规格为(85±8.5)Ω。A厂商生产的成品阻抗不良比例20%,从阻抗量测时域反射技术(time domain reflectometry,TDR)波形来看,L1层经过导通孔再穿至L10的过程,显示在导通孔处的阻抗过低,已超出规格值。1过程分析1.1阻抗设计网络确认该PCB阻抗设计网络共有16组阻抗线,其中有6组位置为L1层阻抗,另外10组位置为L1层通过导通孔(过孔)连接穿至L10。该多层板有A厂商和B厂商两家PCB厂生产,分别取样对同位置进行导线阻抗测试,结果如图1和表1所示。

主 题 词：导通孔 高速电路 多层印制电路板 多层板 阻抗设计 时域反射技术 过孔 连接盘 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1009-0096.2023.12.019

馆 藏 号：203125176...