FastRMT:一种面向微体系结构创新的高速数据平面可编程系统

作     者：杨翔瑞 曾令斌 刘忠沛 陈颖文 吕高锋 杨程 苏金树 YANG Xiang-Rui;ZENG Ling-Bin;LIU Zhong-Pei;CHEN Ying-Wen;LV Gao-Feng;YANG Cheng;SU Jin-Shu

作者机构：国防科技大学计算机学院长沙410072 湖南先进技术研究院长沙410006 

基　　金：国家自然科学基金(62372462,U22B2005) 湖南省自然科学基金(2023JJ40682) 国防科大青年自主创新科学基金(ZK2023-13) 长沙市杰出创新青年培养计划(KQ2209027)资助 

出 版 物：《计算机学报》 (Chinese Journal of Computers)

年 卷 期：2024年第47卷第2期

页      码：473-490页

摘      要：网络数据平面可编程(Data Plane Programmability)给网络转发设备的数据平面赋予强大的可编程性,在不更换设备的情况下,可以动态部署新型机制与服务,例如路由转发核心机制、网络安全控制功能、网内计算加速服务等.由此,数据平面可编程成为业界和学术界高度关注的新兴技术,并已在主流云服务提供商投入应用.可重构匹配表架构(Reconfigurable Match Table Architecture,RMT)由于出色的处理性能和采用P4语言灵活编程的特性,成为数据平面可编程的热点研究方向.然而,受困于RMT架构复杂的体系结构设计、芯片闭源的服务机制以及门槛较高的FPGA设计开发,使得RMT研究人员难以通过FPGA,对RMT创新设计以及100 Gbps以上真实性能场景进行敏捷验证.本文提出并实现了一种数据平面可编程系统FastRMT,首次开源了FPGA级的系统实现.FastRMT支持RMT架构可编程协议解析、自定义规则匹配、超长指令字的并发动作执行引擎等核心功能,支持P4语言对系统进行编程.FastRMT具备松耦合与模块化的特点,研究人员可以替换模块或者对系统进行动态重构,从而实现新型机制或体系结构的敏捷开发与验证.本工作包含交换机原型与网卡原型两种版本,支持主流FPGA芯片,系统可完成100 Gbps的报文线速处理能力,1500 B报文处理延迟仅为1.22μs,体现了FastRMT作为基础框架对微体系结构创新和生产线级别验证的优势和可行性.

主 题 词：数据平面可编程 可重构匹配表 微体系结构 FPGA原型 可编程协议无关报文处理 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

核心收录：

D　O　I：10.11897/SP.J.1016.2024.00473

馆 藏 号：203125250...