面向存算ADC阵列的比较器失调校准电路

作     者：许鑫 虞致国 黄合磊 钟啸宇 顾晓峰 XU Xin;YU Zhiguo;HUANG Helei;ZHONG Xiaoyu;GU Xiaofeng

作者机构：江南大学电子工程系物联网技术应用教育部工程研究中心江苏无锡214122 

基　　金：江苏省重点研发计划(BE2023019-3) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2023年第40卷第12期

页      码：87-94页

摘      要：提出了一种面向存算模数转换器(ADC)阵列的动态比较器全局失调校准电路,采用数字辅助的模拟微调技术,并结合阵列式应用特点全局共用校准电压.校准过程分为粗校准和细校准周期,提高了校准速度和精度.粗校准利用6-bit计数器和数模转换器(DAC)产生阶梯式校准电压,根据初始失调电压极性将校准电压连接至对应的电流补偿电路,通过较大的校准步长快速减小失调电压值,并改变其极性.细校准采用一种基于晶体管栅压调控的延时可调电路,通过10-bit计数器和DAC产生细校准电压,实现失调电压值的精细调整.基于简单门电路和触发器设计比较器校准逻辑电路,在全局校准信号的控制下,实现本地校准开关和校准周期的转换.通过校准电压发生电路的全局共用,比较器只需要增加校准逻辑电路、电流补偿电路和延时可调电路,从而减小了由校准电路导致的面积开销.基于55nm互补金属氧化物半导体(CMOS)工艺的仿真结果表明,在输入时钟50MHz条件下,失调校准范围±20mV,校准后失调电压0.96mV(3.3σ),阵列校准后失调电压呈现出较为均匀的分布,包含校准电路的比较器版图面积为696.28µm^(2).

主 题 词：存算阵列 列级模数转换器 动态比较器 失调校准 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/J.ISSN1000-7180.2022.0722

馆 藏 号：203125285...