基于异构计算平台的卷积神经网络加速器的设计

作     者：王帅 杨帆 周贤中 WANG Shuai;YANG Fan;ZHOU Xianzhong

作者机构：广东工业大学信息工程学院广东广州510006 

基　　金：国家自然科学基金项目(61704032) 计算机体系结构国家重点实验室开放课题项目(CARCH201814) 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2023年第46卷第6期

页      码：1621-1628页

摘      要：卷积神经网络在运算过程中存在计算量过大、存储资源消耗高等问题,使其难以在嵌入式设备上进行部署。针对此问题,提出一种在多核异构平台ZYNQ7020上对目标检测网络YOLO-FASTEST前向推理的方案。首先设计了一种输出特征复用的运算模式,提高了片上多层流水的运算效率。然后采用双缓存乒乓传输的方式,使得数据传输时间掩盖计算时间。为了降低硬件资源开销,将网络模型的精度由浮点数量化为16位的定点数,将批量归一化层与卷积层进一步融合。最后对加速器的资源消耗与各模块的设计参数进行建模分析。实验结果表明,该方案在ZYNQ7020平台上获得了13.5 GFLOPS的计算性能,功耗仅为2.56 W。同时能耗比是ARM-A9 CPU的48倍、GTX1050ti GPU的20倍。

主 题 词：卷积神经网络 YOLO-FASTEST模型 FPGA 并行计算 硬件加速 

学科分类：1305[艺术学-设计学类] 13[艺术学] 08[工学] 081104[081104] 0804[工学-材料学] 081101[081101] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1005-9490.2023.06.026

馆 藏 号：203125379...