一种基于忆阻状态逻辑的乘法器电路设计

作     者：严利民 解于丰 YAN Limin;XIE Yufeng

作者机构：上海大学微电子研究与开发中心上海200444 

基　　金：国家自然科学基金青年基金(52107112)资助项目 

出 版 物：《南京邮电大学学报（自然科学版）》 (Journal of Nanjing University of Posts and Telecommunications：Natural Science Edition)

年 卷 期：2023年第43卷第6期

页      码：11-18页

摘      要：近年来,随着人工智能、机器学习等技术的突破,对于算力尤其是乘法运算的要求越来越高,传统的Von Neumann架构由于“存储墙”遇到瓶颈,存内运算被认为是打破传统Von Neumann架构瓶颈的有效方法。由于能在忆阻器阵列中大规模实现并行运算,输入和输出都由忆阻阻值表示的忆阻状态逻辑成为实现存算一体化的重要方法。在前人对于忆阻状态逻辑研究的基础上,基于华莱士树算法,提出了一种在忆阻器阵列中实现的四位乘法器电路设计。相较于目前最先进的MlutPIM方法,所提出的乘法器在单个3-2压缩器上降低了30%的面积,乘法器整体在面积和延迟上均有较大提升。

主 题 词：存内运算 忆阻器 乘法器 逻辑电路 

学科分类：080903[080903] 0809[工学-计算机类] 080902[080902] 08[工学] 

D　O　I：10.14132/j.cnki.1673-5439.2023.06.002

馆 藏 号：203125429...