CCSDS标准LDPC部分并行译码器实现

作     者：丁文成 王宝祥 陈斌杰 DING Wencheng;WANG Baoxiang;CHEN Binjie

作者机构：哈尔滨工程大学黑龙江哈尔滨150001 北京遥感设备研究所北京100000 

出 版 物：《信息技术与信息化》 (Information Technology and Informatization)

年 卷 期：2023年第12期

页      码：38-41页

摘      要：针对CCSDS标准中近地通信的LDPC码,为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率和资源利用率,设计实现了一种低复杂度高速并行译码器。译码器整体采用流水线结构,通过改进校验节点与变量节点的更新方式,在不增加运算复杂度的情况下使信息处理所消耗的时间更短,压缩单次迭代所需时间,提高了译码器的吞吐量。以现场可编程门阵列(FPGA)作为实现平台,仿真并实现了基于归一化最小和算法的(8176,7154) LDPC译码器。结果表明,当译码器工作频率为200 MHz、迭代次数为10次的情况下,译码吞吐量可达到160 Mbit/s,满足大多数场景的应用需求。

主 题 词：低密度奇偶校验码 CCSDS标准 译码器 迭代 最小和算法 FPGA实现 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1672-9528.2023.12.008

馆 藏 号：203125439...