细粒度显式并行体系结构微处理器设计

作     者：王昭顺 王俊宇 王新辉 Wang Zhaoshun Wang Junyu Wang Xinghui （Department of Computer Science University of Science＆Technology，Beijing 100083）

作者机构：北京科技大学计算机系北京100083 

基　　金：国家"863项目-高性能CPU芯片的研究与开发"主题资助 教育部<高等学校骨干教师资助计划>项目资助 教育部"优秀青年教师基金"资 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2001年第37卷第11期

页      码：36-38页

摘      要：文章在分析微处理器体系结构发展的基础上，利用文献[1]提出的显式硬件单元控制EHCC技术，设计了一个细粒度显式并行计算微处理器模型。仿真结果表明细粒度显式并行计算将是微处理器体系结构发展的理想方向。

主 题 词：微处理器 体系结构 细粒度并行计算 指令 硬件单元控制 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1002-8331.2001.11.014

馆 藏 号：203125573...