基于Verilog HDL的I^2C总线分析器

作     者：高博 巍蔚 龚敏 王丽 GAO Bo;WEI Wei;GONG Min;WANG Li

作者机构：四川大学物理科学与技术学院微电子技术四川省重点实验室四川成都610064 四川大学华西医院麻醉与危重病医学教研室610041 

基　　金：基金申请人:魏蔚 项目名称:人体内部脉搏氧饱和度信号的采集与处理 国家自然科学基金委(30672026) 

出 版 物：《微计算机信息》 (Control & Automation)

年 卷 期：2009年第25卷第8期

页      码：14-16页

摘      要：提出了采用Verilog HDL设计I2C总线分析器的方法,该I2C总线分析器支持三种不同的工作模式:被动、主机和从机模式,并提供了嵌入式系统设计接口。通过硬件总体框架分析,分模块输入,经过仿真、逻辑综合和FPGA硬件验证表明,该总线分析器与其它常用接口方式相比具有低功耗、占用资源少和功能完备等特点,并较少占用微处理器指令周期,应用在医疗检测系统中解决了增加可靠扩展平台问题。

主 题 词：I^2C总线 总线分析器 层次化设计 综合 逻辑分析仪 

学科分类：12[管理学] 1201[管理学-管理科学与工程类] 08[工学] 

D　O　I：10.3969/j.issn.1008-0570.2009.08.006

馆 藏 号：203126668...