低失真与高速采样保持电路的设计

作     者：夏威夷 吴建辉 XIA Wei-yi;WU Jian-hui

作者机构：东南大学国家专用集成电路系统工程技术研究中心江苏南京210096 

基　　金：国家863计划项目资助(2002AA1Z1230) 

出 版 物：《应用科学学报》 (Journal of Applied Sciences)

年 卷 期：2005年第23卷第2期

页      码：183-186页

摘      要：设计了一种低失真、高速的开关电容采样保持电路,采用了新型的bootstrapped开关来降低由于开关引入的非线性,并提出了减小放大器的建立时间以减小运算放大器引入的非线性的方法.仿真结果表明在采样速度为40MHz时,该电路可以得到大于70dB的线性.

主 题 词：采样保持电路 低失真 设计 高速 运算放大器 开关电容 采样速度 仿真结果 建立时间 非线性 减小 

学科分类：0810[工学-土木类] 080902[080902] 0809[工学-计算机类] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 0835[0835] 081002[081002] 

核心收录：

D　O　I：10.3969/j.issn.0255-8297.2005.02.016

馆 藏 号：203127198...