一种利用多P埋层的低导通电阻高压SOILDMOS结构

作     者：姜焱彬 李琦 王磊 杨保争 何智超 JIANG Yanbin;LI Qi;WANG Lei;YANG Baozheng;HE Zhichao

作者机构：桂林电子科技大学信息与通信学院广西桂林541004 

基　　金：国家自然科学基金(61464003) 

出 版 物：《桂林电子科技大学学报》 (Journal of Guilin University of Electronic Technology)

年 卷 期：2023年第43卷第6期

页      码：439-445页

摘      要：为了实现低比导通电阻(Ron,sp)和高击穿电压(VBV),提出并仿真一种利用多个P埋层与阶跃掺杂漂移区的低导通电阻高电压SOI LDMOS(PL-SOI LDMOS)结构。PL-SOI LDMOS结构由多个不同的P埋层组成,其长度与浓度均在垂直方向依次递减。利用多个P埋层不仅可以增加漂移区的掺杂浓度,而且可以调制漂移区的电场,从而使Ron,sp降低和VBV提升。另外,采用阶跃掺杂漂移区的SOI LDMOS结构,阶梯掺杂分布在器件表面引起电场峰值,可调制表面电场分布。阶梯掺杂漂移区掺杂浓度从源极到漏极升高,可提高器件的VBV,同时可容纳更多的杂质原子,提供更多的电子来支持更高的电流,从而降低Ron,sp。PL-SOI LDMOS拥有较低的Ron,sp(15.8 mΩ·cm^(2))和改进的VBV(281 V)。采用Silvoca软件对结构进行设计和仿真,分析结构参数对器件性能的影响。仿真结果表明,在相同的漂移区情况下,与传统的SOI LDMOS相比,PL-SOI LDMOS的Ron,sp降低了35.8%,VBV提高55.2%。提出的结构具有较低的导通电阻和较高的VBV,器件性能得到了改善。

主 题 词：击穿电压 比导通电阻 多埋层 阶跃掺杂 LDMOS 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

D　O　I：10.3969/1673-808X.2022106

馆 藏 号：203127278...