基于FPGA的全数字相干解调器的实现

作     者：袁君 冯全源 王丹 

作者机构：西南交通大学微电子研究所四川成都610031 

基　　金：国家自然科学基金项目(60990320 60990323) 国家"八六三"计划项目(2012AA012305) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2013年第30卷第5期

页      码：38-42页

摘      要：相干解调方案的抗噪能力和误码性能优良,广泛用于全数字接收机中.载波同步和位同步是其中的关键技术,直接影响到解调性能.本文以QPSK信号为例,用修正科斯塔斯环实现载波同步,用基于数字内插和Gardner算法的锁相环结构恢复定时时钟,并从工程应用的角度论述了相干解调器的硬件设计要点.最后在低成本FPGA芯片上验证了设计的可行性和正确性,该解调器抗噪性能良好,高速且实时,具有很大的工程参考价值.

主 题 词：相干解调 科斯塔斯环 内插器 FPGA 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2013.05.009

馆 藏 号：203127296...