看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 收藏
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

作     者:郭仲杰 苏昌勖 许睿明 程新齐 余宁梅 李晨 GUO Zhong-jie;SU Chang-xu;XU Rui-ming;CHENG Xin-qi;YU Ning-mei;LI Chen

作者机构:西安理工大学自动化与信息工程学院陕西西安710048 

基  金:国家自然科学基金(No.62171367) 陕西省创新能力支撑计划项目(No.2022TD-39) 陕西省重点研发计划项目(No.2021GY-060) 

出 版 物:《电子学报》 (Acta Electronica Sinica)

年 卷 期:2024年第52卷第2期

页      码:486-499页

摘      要:针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

主 题 词:CMOS图像传感器 列并行ADC 单斜式ADC 两步式 全并行 时间数字转换器 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录:

D O I:10.12263/DZXB.20220744

馆 藏 号:203127296...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分