看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于向量表的RISC-V处理器普通中断与NMI优化设计 收藏
基于向量表的RISC-V处理器普通中断与NMI优化设计

基于向量表的RISC-V处理器普通中断与NMI优化设计

作     者:高嘉轩 刘鸿瑾 施博 年嘉伟 高鑫 GAO Jiaxuan;LIU Hongjin;SHI Bo;NIAN Jiawei;GAO Xin

作者机构:北京控制工程研究所北京100190 北京轩宇空间科技有限公司北京100080 西安电子科技大学计算机科学与技术学院陕西西安710071 

出 版 物:《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期:2024年第41卷第4期

页      码:112-122页

摘      要:针对有实时性需求的精简指令集计算机(Reduced Instruction Set Computer,RISC)-V处理器中断响应延迟过长的问题,本文改进了中断响应中中断服务程序跳转地址计算的方式,扩展了不可屏蔽中断(Non-Maskable Interrupt,NMI)响应时的控制寄存器,提出了硬件矢量中断以及NMI相关控制寄存器扩展。硬件矢量中断提高了中断的响应速度,减少了中断响应的延迟。NMI扩展控制寄存器减少了NMI的响应延迟,减少了软件需要进行的保存现场操作。利用VCS仿真验证了中断优化的正确性以及性能。仿真结果表明,硬件矢量中断响应时间缩短了84.4%,响应速度提高为原本的6倍,NMI扩展控制寄存器减少了31个时钟周期的响应时间以及32个时钟周期的返回时间。

主 题 词:RISC-V 处理器 中断优化 向量表 控制寄存器 NMI 

学科分类:08[工学] 081201[081201] 0812[工学-测绘类] 

D O I:10.19304/J.ISSN1000-7180.2023.0383

馆 藏 号:203127471...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分