SOT-MRAM读电路泄电结构优化

作     者：王超 吴晨烨 叶海波 陆楠楠 李嘉威 孙杰杰 WANG Chao;WU Chen-ye;YE Hai-bo;LU Nan-nan;LI Jiawei;SUN Jie-jie

作者机构：中国电子科技集团公司第五十八研究所 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2024年第33卷第6期

页      码：43-47页

摘      要：自旋轨道矩磁性随机存储器(SOT-MRAM)作为第四代磁随机存储器广受关注。SOT-MRAM为三端结构,应用于2T2R结构时,不对称写入容易导致电荷积累,从而对读产生影响,甚至导致读取错误的发生。因此研究针对SOT-MRAM特点的读电路泄电结构,减小写入对读取通路的影响具有重要意义。本文针对SOT-MRAM写入不对称导致电荷积累问题,对比了两种泄电电路结构,有效降低了首个读周期的读取时间延迟。研究了引入的泄电结构对位线电容的容忍度的影响。分析了位线电容差异导致读取不对称的机理,结合首个读周期读取时间延迟问题,提出了适合SOT-MRAM特点的读取电路泄电结构。本文的研究为SOT-MRAM读取电路的设计提供了新思路。

主 题 词：自旋轨道矩磁随机存储器 读电路 泄电 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1681-5289.2024.06.008

馆 藏 号：203128291...