80 Gbit/s PAM4光接收机低噪声模拟前端电路设计

作     者：张春茗 王浩 宋茹雪 ZHANG Chunming;WANG Hao;SONG Ruxue

作者机构：西安邮电大学电子工程学院西安710199 

基　　金：100 G光传输系统研究与应用示范国际合作项目(2019YFB1803600) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2024年第54卷第2期

页      码：201-206页

摘      要：采用UMC 28 nm CMOS工艺,设计了一款应用于光接收机、工作在80 Gbit/s PAM4的低噪声模拟前端电路(AFE)。对噪声和带宽进行折中设计,采用了跨阻放大器(TIA)级联连续时间线性均衡器(CTLE)技术和输入电感峰化技术。为了更好地控制低频增益,进一步拓展带宽,采用了跨导跨阻(g_(m)-TIA)结构的VGA。在输入电容100 fF和供电电压1.2 V下,实现的跨阻增益为48.5 dBΩ,带宽为36.1 GHz,平均等效输入噪声电流为22.6pA/√Hz,功耗为14.5 mW。

主 题 词：PAM4编码 跨阻放大器 级联连续时间线性均衡器 可变增益放大器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.230292

馆 藏 号：203128352...