基于FPGA的NoC中容错路由器设计与仿真

作     者：欧阳一鸣 刘炎炎 倪晋照 

作者机构：合肥工业大学计算机与信息学院合肥230009 

基　　金：国家自然科学基金项目(60876028) 国家自然科学基金重点项目(60633060) 安徽省自然科学基金项目(090412034) 安徽高校省级自然科学研究重点基金项目(KJ2010A269) 

出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)

年 卷 期：2010年第47卷第S1期

页      码：169-172页

摘      要：片上网络(NoC)作为复杂片上系统的有效解决方案,已经成为研究的热点.片上网络的性能很大程度取决于构建网络的路由器结构.由于路由器内部结构存在不稳定性,提出了一种基于容错的路由器硬件结构设计.本方案通过在路由器内部添加旁路,并采用可重构的动态XY-YX路由算法,从而达到保证NoC有效通信的目的.采用Verilog语言在QuartusⅡ环境下完成了所有模块设计,不仅进行了充分的仿真验证及面积综合,还使用Altera的FPGA实现了该设计,实验结果表明该设计能够很好地满足片内通信的需要,最后通过时延上的比较,表明通过硬件设计实现的容错路由器性能更好.

主 题 词：片上网络 可重构 路由器 容错模型 路由算法 

学科分类：08[工学] 0812[工学-测绘类] 

核心收录：

馆 藏 号：203128456...