基于主方程法单电子晶体管的Verilog-A行为模型

作     者：卢刚 魏芬芬 LU Gang;WEI Fen-fen

作者机构：西安理工大学电子工程系陕西西安710048 

基　　金：陕西省教育厅计划项目(No.04JK250) 西安理工大学校特色研究基金(No.210402) 高学历人才基金(No.220410) 

出 版 物：《电子学报》 (Acta Electronica Sinica)

年 卷 期：2009年第37卷第2期

页      码：342-346页

摘      要：基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.

主 题 词：单电子晶体管 主方程法 Verilog-A SET逻辑电路 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

核心收录：

D　O　I：10.3321/j.issn:0372-2112.2009.02.018

馆 藏 号：203128629...