多FPGA验证平台引脚限制的解决方案

作     者：胡文彬 吴剑旗 洪一 HU Wen-bin;WU Jian-qi;HONG Yi

作者机构：合肥工业大学计算机与信息学院安徽合肥230009 中国电子科技集团第38研究所安徽合肥230031 

出 版 物：《合肥工业大学学报（自然科学版）》 (Journal of Hefei University of Technology：Natural Science)

年 卷 期：2010年第33卷第10期

页      码：1519-1522页

摘      要：随着用户设计规模的增大,FPGA验证成为IC设计者普遍采用的方式。多FPGA系统受限于有限的片间互连线数量,设计划分变得困难。文章分析了多FPGA验证的设计流程,具体描述了IC设计划分的步骤,用Verilog语言实现了IO复用模块,提升了多FPGA验证平台的性能。该方案的设计与实现可作为多FPGA系统模块划分时IO解决方案的参考。

主 题 词：引脚限制 多FPGA系统 LVDS技术 原型验证 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1003-5060.2010.10.019

馆 藏 号：203130244...