一种片上低触发电压高耐压NMOS ESD防护结构设计

作     者：陈迪平 刘杏 何龙 陈思园 CHEN Di-ping;LIU Xing;HE Long;CHEN Si-yuan

作者机构：湖南大学物理与微电子科学学院湖南长沙410082 

基　　金：湖南省科技计划项目(2014FJ1003) 

出 版 物：《湖南大学学报（自然科学版）》 (Journal of Hunan University:Natural Sciences)

年 卷 期：2016年第43卷第2期

页      码：115-118页

摘      要：设计了一种触发电压低于10 V,HBM耐压超过4kV的低触发、高耐压NMOS ESD防护结构.通过带钳位的栅耦合RC网络来适当抬升ESD泄放管栅压与衬底电压.在提高泄放能力与降低触发电压的同时,依然保持了较高的二次击穿电流It,从而增强了MOS防护结构在深亚微米CMOS电路中的ESD防护能力.该结构最终在CSMC HJ018工艺流片,并通过TLP测试平台测得触发电压低于10V,二次击穿电流3.5A,达到设计要求.

主 题 词：ESD 衬底触发 栅耦合 TLP 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.16339/j.cnki.hdxbzkb.2016.02.017

馆 藏 号：203132035...