一种基于PYNQ的神经网络加速系统

作     者：赖嘉伟 魏洪健 孙科学 王艳 LAI Jiawei;WEI Hongjian;SUN Kexue;WANG Yan

作者机构：南京邮电大学电子与光学工程学院、柔性电子(未来技术)学院江苏南京210023 射频集成与微组装技术国家地方联合工程实验室江苏南京210023 

基　　金：江苏省研究生科研创新计划(SJCX22_0255) 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2024年第32卷第17期

页      码：16-21页

摘      要：针对传统卷积神经网络计算复杂度高,耗时较长,难以应用到嵌入式移动端的问题,提出了一种以ZYNQ芯片作为主控的FPAG联合ARM实现的的神经网络加速系统。该系统的PL部分采用纯RTL开发,对卷积层的输入层和输出层进行了全并行化,对卷积窗口进行完全的展开,在一个时钟周期内可以同时完成81次乘法运算,同时对池化层和全连接层采用流水线的优化方式。相比常用的使用高层次综合工具进行优化的方法,该系统使用RTL语言从零开始设计卷积神经网络各个模块,进行了细粒度的优化,避免了冗余逻辑资源的产生,充分利用了片上资源。针对MINIST手写数字识别的网络模型,该系统的DSP利用率达到了95%,在100 MHz时钟频率下,硬件单帧图像处理时间仅为0.81 ms,功耗仅为1.601 W。

主 题 词：PYNQ ARM处理器 神经网络 现场可编程门阵列 硬件加速器 

学科分类：0810[工学-土木类] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 0835[0835] 081002[081002] 

D　O　I：10.14022/j.issn1674-6236.2024.17.004

馆 藏 号：203132444...