时钟抖动对ADC变换性能影响的仿真与研究

作     者：杨小军 陈曦 张庆民 YANG Xiao-jun;CHEN Xi;ZHANG Qing-min

作者机构：中国科学技术大学近代物理系快电子学实验室安徽合肥230027 

出 版 物：《中国科学技术大学学报》 (JUSTC)

年 卷 期：2005年第35卷第1期

页      码：66-73页

摘      要：从理论上分析了时钟抖动(clock jitter)对模数变换器(analog to digital con verter,ADC)的信噪比和无伪波动态范围(spurious free dynamic range,SFDR)等指标的影响.使用Labview在计算机上建立ADC仿真系统,并用 Analog Devices公司的AD6644设计了两套电路,对采样时钟抖动不同的 AD6644 的变换性能进行实际测量,分析了实测结果,还进行了对比仿真实验,并和理论分析互相验证.结果显示时钟抖动严重影响ADC的 SNR, 采样频率越高,影响越大,但会改善 SFDR.理论分析、仿真和实际测量的结果为高速、高精度 ADC电路的设计和芯片选型提供了很好的参考.

主 题 词：时钟抖动 ADC 信噪比 无伪波动态范围 

学科分类：08[工学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.0253-2778.2005.01.009

馆 藏 号：203132712...