高速流水线浮点乘法器的设计研究

作     者：梁峰 邵志标 雷绍充 孙海珺 刘小勇 

作者机构：西安交通大学电子与信息工程学院西安710049 

基　　金：国家863计划项目(2005AA1Z1100) 

出 版 物：《电子科技大学学报》 (Journal of University of Electronic Science and Technology of China)

年 卷 期：2007年第36卷第S2期

页      码：1139-1142页

摘      要：设计了一种新颖的、支持扩展单精度43位浮点数的流水线乘法器IP芯核。该设计采用了改进的三阶Booth算法,提出了混合树形结构压缩阵列和双乘法通道6级流水线结构。经FPGA硬仿真验证表明,该乘法器运算能力达到143.6MFLO/S,比Altera公司近期提供的同类乘法器单元快47%。该设计有效地提高了乘法器的整体性能。

主 题 词：Booth算法 压缩阵列 双乘法通道 浮点乘法器 流水线 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

馆 藏 号：203133252...