基于低功耗的BIST测试生成结构优化设计

作     者：姚丽婷 谈恩民 YAO Li-ting;TAN En-min

作者机构：桂林电子科技大学电子工程学院广西桂林541004 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2010年第18卷第8期

页      码：71-74页

摘      要：针对内建自测试(Built-In Self-Test,BIST)技术的伪随机测试生成具有测试时间过长,测试功耗过高的缺点,严重影响测试效率等问题,提出一种低功耗测试生成方案,该方案是基于线性反馈移位寄存器(LFSR)设计的一种低功耗测试序列生成结构——LP-TPG(Low Power Test Pattern Generator),由于CMOS电路的测试功耗主要由电路节点的翻转引起,所以对LFSR结构进行改进,在相邻向量间插入向量,这样在保证原序列随机特性的情况下,减少被测电路输入端的跳变,以ISCAS 85基准电路作为验证对象,组合电路并发故障仿真工具fsim,可得到平均功耗和峰值功耗的降低,从而达到降低功耗的效果。验证结果表明,该设计在保证故障覆盖率的同时,有效地降低了测试功耗,缩短了测试序列的长度,具有一定的实用性。

主 题 词：线性反馈移位寄存器 LP—TPG 低功耗 平均功耗 峰值功耗 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1674-6236.2010.08.022

馆 藏 号：203133509...