双时钟输入的Cache-AMBA桥设计

作     者：谢学军 喻明艳 叶以正 来逢昌 XIE Xue-jun;YU Ming-yan;YE Yi-zheng;LAI Feng-chang

作者机构：哈尔滨工业大学微电子中心哈尔滨150001 

出 版 物：《微处理机》 (Microprocessors)

年 卷 期：2007年第28卷第6期

页      码：1-3,6页

摘      要：设计了一种适用于不同时钟域之间数据传递的Cache-AMBA桥。利用AHB总线的信号特点以及桥与I-Cache和D-Cache控制器的握手机制,用较简单的组合逻辑解决了数据的丢失及数据的重复采样问题。SoC系统通过了FPGA原型验证,并用TSMC 0.25μm CMOS工艺流片成功。芯片测试结果表明,系统在CPU与总线频率之比为2∶1和1∶1两种模式下均正常工作,CPU的最高频率为133MHz。

主 题 词：双时钟 高速缓冲存储器 AMBA总线 握手机制 

学科分类：080904[080904] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 080402[080402] 0804[工学-材料学] 081001[081001] 

D　O　I：10.3969/j.issn.1002-2279.2007.06.001

馆 藏 号：203134741...