高吞吐率LDPC码编译码器的FPGA实现

作     者：王英喆 王振宇 严伟 时广轶 WANG Ying-zhe;WANG Zhen-yu;YAN Wei;SHI Guang-yi

作者机构：北京大学软件与微电子学院北京100871 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2015年第32卷第11期

页      码：97-100页

摘      要：新兴的60GHz无线通信标准IEEE 802.11ad在采用单载波调制方案时,最高传输速率可达到4.62Gb/s,最高处理速率为1.76GHz.标准中,采用准循环低密度奇偶校验码(QC-LDPC)以保证高传输速率下较低的误码率.针对该标准,设计并实现了高吞吐率的LDPC编译码器.编码器用移位寄存器作为基本单元实现.与此同时,对比了生成矩阵的不同存储方式以优化编码结构.译码算法选用改进的最小和算法,译码器的硬件结构兼容4种码率,并拥有3种调制方法的接口.按照设计结构,用Verilog硬件描述语言实现了LDPC编译码器,并得到了正确的仿真结果.同时,在V7-485tFPGA上完成综合,分析逻辑资源消耗.结果,当FPGA时钟频率为150 MHz时,传输速率可达到1.26Gb/s.

主 题 词：QC-LDPC 高吞吐率 FPGA 并行结构 最小和 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2015.11.019

馆 藏 号：203135992...