MIPS内存管理单元的设计与实现

作     者：卢仕听 尤凯迪 韩军 曾晓洋 LU Shi-ting;YOU Kai-di;HAN Jun;ZENG Xiao-yang

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

基　　金：国家自然科学基金资助项目(60776028) 教育部重点项目基金(109055) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2010年第36卷第21期

页      码：270-271,274页

摘      要：设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。

主 题 词：内存管理单元 地址转换后备表 MIPS处理器 

学科分类：08[工学] 0835[0835] 081202[081202] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2010.21.097

馆 藏 号：203137940...