FPGA可编程逻辑单元时序功能的设计实现

作     者：潘光华 来金梅 陈利光 王元 王键 童家榕 PAN Guang-hua;LAI Jin-mei;CHEN Li-guang;WANG Yuan;WANG Jian;TONG Jia-rong

作者机构：复旦大学专用集成电路与系统国家重点实验室上海200433 

基　　金：国家863高技术研究发展计划(No.2007AA01Z285) 国家自然科学基金(No.60776023) 

出 版 物：《电子学报》 (Acta Electronica Sinica)

年 卷 期：2008年第36卷第8期

页      码：1480-1484页

摘      要：本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.

主 题 词：FPGA可编程逻辑单元 分布式RAM 移位寄存器 

学科分类：080904[080904] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3321/j.issn:0372-2112.2008.08.002

馆 藏 号：203140258...