高码率LDPC码译码器的优化设计与实现

作     者：张靖琳 刘荣科 赵岭 Zhang Jing-lin;Liu Rong-ke;Zhao Ling

作者机构：北京航空航天大学电子信息工程学院北京100083 

基　　金：航天基金资助课题 

出 版 物：《电子与信息学报》 (Journal of Electronics & Information Technology)

年 卷 期：2009年第31卷第1期

页      码：83-86页

摘      要：本文以CCSDS推荐的7/8码率LDPC码为例,提出了一种适于高码率LDPC码译码器的硬件结构优化方法。高码率的LDPC码通常也伴随着行重与列重的比例较高的问题。本方法是在拆分校验矩阵的基础上,优化常用的部分并行译码结构,降低了高码率LDPC码译码时存在的校验节点运算单元(CNU)与变量节点运算单元(VNU)之间的复杂度不平衡,并由此提高了译码器的时钟性能。实验证明,本文方案提供的结构与常用的部分并行译码结构相比,节省硬件资源为41%;采用与本文方案相同的硬件资源而未经矩阵拆分的部分并行译码方案的码速率为本文方案的75%。

主 题 词：LDPC码 译码器 优化设计 

学科分类：0808[工学-自动化类] 0809[工学-计算机类] 07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

核心收录：

馆 藏 号：203140261...