一种应用于全数字锁相环的时间数字转换器设计

作     者：高源培 李巍 GAO Yuan-pei;LI Wei

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

基　　金：国家自然科学基金资助项目(61176029) 国家十二五预研课题资助项目(513***) 

出 版 物：《复旦学报（自然科学版）》 (Journal of Fudan University：Natural Science)

年 卷 期：2015年第54卷第2期

页      码：168-174,183页

摘      要：设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.

主 题 词：时间数字转换器 游标门控环形振荡器 全数字锁相环 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.15943/j.cnki.fdxb-jns.2015.02.005

馆 藏 号：203140281...