R-DSP中二级Cache控制器的优化设计

作     者：谭露露 谭勋琼 白创 TAN Lulu;TAN Xunqiong;BAI Chuang

作者机构：长沙理工大学物理与电子科学学院长沙410000 

基　　金：湖南省教育厅优秀青年科研项目(22B0287) 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2024年第24卷第7期

页      码：63-68页

摘      要：针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处理一级Cache控制器请求与外存请求,减小请求处理周期;最后,增加带宽管理与存储保护功能,合理仲裁访存请求并维护存储安全。实验结果表明,相较于传统设计,新设计在保护二级存储安全的同时实现带宽管理式访存仲裁。与现有R-DSP中的L2相比,新设计的存储体单拍最大可响应访存请求数量提升了1倍,一级请求和外存请求的平均处理时钟周期数分别降低了25%和19.6%。

主 题 词：DSP 二级Cache 存储结构 并行处理 存储保护 带宽管理 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16257/j.cnki.1681-1070.2024.0080

馆 藏 号：203140471...