以80286为CPU的存贮系统的设计

作     者：邢文贵 

作者机构：吉林大学 

出 版 物：《微处理机》 (Microprocessors)

年 卷 期：1989年第10卷第3期

页      码：11-20页

摘      要：微型计算机的存贮系统的设计,主要从如何解决选择合适的存贮容量、根据存取速度如何选择适合要求的存贮芯片、如何将地址总线和数据总线及控制总线进行连接等三个基本问题着手。1.本文着重说明进行地址锁存的三种方法,根据80286主周期时序图给出读写周期中最大地址存取时间、最大译码时间、地址准备时间、数据准备/保持时间等,指出标准地址选通、特殊地址选通、交叉存取方法的各自特点。2.根据128KEPROM、256KSRAM的存贮容量的要求,给出以80286CPU 为核心的存贮系统示意图,给出需要产生一个等待周期的具体电路,分析各部分的主要作用。3.为了增大存贮容量、减低成本、提高存取速度,采用了具有刷新功能的 DRAM控制器。给出 MB1430控制器的基本功能、读写周期,刷新周期各信号间的时序关系。绘出使用80286为 CPU、DRAM 控制器为MB1430的共2M 字节 DRAM 的存贮系统结构示意图,通过时序图给出基本时钟、AS、MRDC、MWTC、ALE、CAS、RAS 信号之间的联系,指出设置开关 S1、S2、S3的作用。最后指出在处理80286电源、接地以及使用 MB1430、DRAM 时要注意的问题。

主 题 词：存贮系统 CPU 地址存取时间 存取速度 交叉存取 刷新周期 读写周期 选通 时序图 时序关系 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

馆 藏 号：203140945...