调整晶体管尺寸优化CMOS电路的一种全局方法

作     者：朱宁 周润德 羊性滋 ZHU Ning;ZHOU Runde;YANG Xingzi

作者机构：清华大学微电子学研究所 

基　　金：国家"九五"科技攻关项目 

出 版 物：《清华大学学报（自然科学版）》 (Journal of Tsinghua University(Science and Technology))

年 卷 期：1999年第39卷第S1期

页      码：11-14页

摘      要：随着集成电路特征线宽的不断缩小以及相应的电路密度和工作频率的增加，功耗已经成为超大规模集成电路设计中除面积和延时外另一个需要重点考虑的问题。在电路设计阶段可以通过调整晶体管尺寸（ｒｅｓｉｚｉｎｇ）改善电路的延时及功耗参数。原先的方法仅是对各个晶体管单独进行调整，只能达到局部极小。因此采用了一种基于关键路径的全局ｒｅｓｉｚｉｎｇ方法，通过同时调整关键路径上的多个单元尺寸，进一步改善了电路的延时功耗积。另外，通过在节点权重中引入延时、面积和功耗参数，在ｒｅｓｉｚｉｎｇ过程中实现了电路各项性能之间的折衷。将此算法集成到ＳＩＳ电路设计环境中，对一些Ｂｅｎｃｈｍａｒｋ电路的实验结果表明，此方法具有一定的优化效果。

主 题 词：延时功耗积 resizing 关键路径 SIS 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3321/j.issn:1000-0054.1999.Z1.003

馆 藏 号：203141058...