看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于SystemC的RISC CPU行为描述 收藏
基于SystemC的RISC CPU行为描述

基于SystemC的RISC CPU行为描述

作     者:周剑扬 李诗勤 蒋小刚 吕文蔚 陈辉煌 

作者机构:厦门大学计算机与信息工程学院福建厦门361005 厦门大学电子工程系福建厦门361005 

基  金:福建省自然科学基金(F0110009)资助 

出 版 物:《厦门大学学报(自然科学版)》 (Journal of Xiamen University:Natural Science)

年 卷 期:2004年第43卷第1期

页      码:40-45页

摘      要:探讨了一种基于SystemC的RISCCPU建模方法,建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型.该模型作为指令集仿真器(ISS),基本达到了RISCCPU的功能要求,为程序提供了一个CPU模拟平台,减少了软硬件协同设计的周期,这对片上系统SOC的实现具有重要的意义.

主 题 词:SystemC SPARC 精简指令集 软件硬件协同设计 专用集成电路 RISC CPU建模 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录:

D O I:10.3321/j.issn:0438-0479.2004.01.011

馆 藏 号:203142142...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分