基于折叠的DDC抽取器设计

作     者：冉旋 凌翔 RAN Xuan;LING Xiang

作者机构：电子科技大学四川成都611731 

出 版 物：《通信技术》 (Communications Technology)

年 卷 期：2011年第44卷第8期

页      码：33-35,129页

摘      要：基于FPGA利用CIC和HB滤波器实现DDC抽取器是一种高效方法,但传统设计很少考虑资源优化问题。介绍了一种基于折叠技术的资源复用设计方法,通过对运算硬件资源复用的合理控制,可以减少硬件资源开销或减小硅片面积。由折叠方程分别推导出CIC和HB的折叠实现框图,用Verilog描述了设计,经MATLAB与Modelsim联合仿真后,最终在Xilinx公司的xc4vfx20 FPGA上应用于系统。同步时钟设计,在满足低延迟等性能要求下,具有耗费资源少、功耗低、稳定性高等优点。

主 题 词：数字下变频 积分梳状滤波器 半带滤波器 折叠 Verilog 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

D　O　I：10.3969/j.issn.1002-0802.2011.08.012

馆 藏 号：203147183...