一种基于FPGA的高速数据通道的实验方法

作     者：郑争兵 魏瑞 陈正涛 ZHENG Zheng-bing;WEI Rui;CHEN Zheng-tao

作者机构：陕西理工学院物理与电信工程学院陕西汉中723003 

基　　金：陕西理工学院科研计划资助项目(SLGKY10-14) 

出 版 物：《实验室研究与探索》 (Research and Exploration In Laboratory)

年 卷 期：2012年第31卷第12期

页      码：78-81页

摘      要：为了提高EDA实验教学效果,提出1种基于FPGA的高速数据通道的设计和实验仿真方法。该高速数据通道结构基于乒乓操作的原理,利用Quartus II软件提供的软核双时钟FIFO实现数据的流水式处理。将FPGA作为DSP和数字上变频器AD9857的数据通道构建测试平台,使用嵌入式逻辑分析仪SignalTap II实时获取测试管脚数据,验证设计的正确性。在可靠通信的条件下,FPGA与C6416之间接口数据率达到240 MBps,与AD9857接口的数据率达到22.4 MBps,系统的设计和实验方法简单,可以应用于高速数据流传输的场合。

主 题 词：双时钟FIFO FPGA 嵌入式逻辑分析仪 实验教学 

学科分类：080904[080904] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 080402[080402] 0804[工学-材料学] 081001[081001] 

D　O　I：10.3969/j.issn.1006-7167.2012.12.021

馆 藏 号：203150047...