四级流水线堆栈处理器研究与设计

作     者：朱恒宇 周永录 刘宏杰 代红兵 ZHU Heng-yu;ZHOU Yong-lu;LIU Hong-jie;DAI Hong-bing

作者机构：云南大学信息学院云南昆明650500 云南大学云南省高校数字媒体技术重点实验室云南昆明650223 

基　　金：国家自然科学基金项目(61962060) 

出 版 物：《计算机工程与设计》 (Computer Engineering and Design)

年 卷 期：2025年第46卷第1期

页      码：265-273页

摘      要：针对现有堆栈处理器主频较低的问题,设计一种16位的四级流水线堆栈处理器ZP16。采用冯诺伊曼结构与J1指令集,具有数据堆栈和返回堆栈两个独立堆栈。四级流水线包括取指、译码、执行和回写。通过合理的结构设计与流水线冲刷技术解决ZP16中流水线冒险问题。实验结果表明,在Xilinx XC7A100T FPGA目标芯片上,ZP16的运行主频稳定在230 MHz。与J1堆栈处理器相比,ZP16流水线加速比为1.3,资源占用率基本相当,功耗增加8%,主频提升130%。与其它同类型堆栈处理器在不同的目标芯片上进行比较,ZP16主频有较为明显的提升。

主 题 词：堆栈处理器 流水线 现场可编程门阵列 主频 加速比 资源占用率 功耗 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16208/j.issn1000-7024.2025.01.036

馆 藏 号：203156987...