基于低成本FPGA的AES密码算法设计

作     者：黄前山 季晓勇 HUANG Qian-shan;JI Xiao-yong

作者机构：南京大学电子科学与工程系江苏南京210093 

出 版 物：《通信技术》 (Communications Technology)

年 卷 期：2010年第43卷第9期

页      码：156-158页

摘      要：主要介绍在逻辑资源少的现场可编程门阵列(FPGA)上实现高级数据加密标准(AES)算法设计。首先描述了AES加密算法,并在FPGA上优化实现AES算法,设计结构采用多轮加密共用一个轮运算的顺序结构,加密和解密模块共用密钥扩展模块,减少资源占用,在低时钟频率下保持较高的性能。采用了16位的并行总线通信接口,利用先进先出缓冲器(FIFO)对输入输出数据进行缓存。最后通过仿真和实测表明,在50MHz时钟下加解密速率可达530Mb/s。

主 题 词：高级加密标准 现场可编程逻辑阵列 低成本 并行总线接口 

学科分类：08[工学] 0839[0839] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1002-0802.2010.09.053

馆 藏 号：203157387...